a67390f9d61822c65fd61a35a339596a27b27bc5
[barrelfish] / tools / arm_gem5 / gem5script.py
1 # Simple M5 script for use with Barrelfish.  This creates a very 
2 # basic machine with a set of CPUs connected directly to the
3 # simulated memory.  
4 #
5 # (See configs/example/* in the M5 distribution for examples of
6 # fuller scripts -- caches, etc.).
7
8 # Determine script pathname
9 import inspect, os
10 import optparse
11 import os
12 import sys
13 import m5
14
15 from m5.defines import buildEnv
16 from m5.objects import *
17 from m5.util import fatal
18
19 from O3_ARM_v7a import *
20 import CacheConfig
21 from Caches import *
22
23 # Try to determine Barrelfish source directory
24 # We assume that this script remains in tools/arm_gem5
25 bfsrcdir='%s/../..' % os.path.dirname(inspect.getfile(inspect.currentframe()))
26 print "Barrelfish source-directory is assume to be %s" % bfsrcdir
27
28 class MemBus(CoherentBus):
29     badaddr_responder = BadAddr()
30     default = Self.badaddr_responder.pio
31     
32 #######################################################################
33 #
34 # Utility functions
35 def setCPUClass(options):
36
37     atomic = False
38     if options.cpu_type == "timing":
39         class TmpClass(TimingSimpleCPU): pass
40     elif options.cpu_type == "detailed" or options.cpu_type == "arm_detailed":
41         if not options.caches and not options.ruby:
42             print "O3 CPU must be used with caches"
43             sys.exit(1)
44         if options.cpu_type == "arm_detailed":
45             class TmpClass(O3_ARM_v7a_3): pass
46         else:
47             class TmpClass(DerivO3CPU): pass
48     elif options.cpu_type == "inorder":
49         if not options.caches:
50             print "InOrder CPU must be used with caches"
51             sys.exit(1)
52         class TmpClass(InOrderCPU): pass
53     else:
54         class TmpClass(AtomicSimpleCPU): pass
55         atomic = True
56
57     CPUClass = None
58     test_mem_mode = 'atomic'
59
60     if not atomic:
61             test_mem_mode = 'timing'
62
63     return (TmpClass, test_mem_mode, CPUClass)
64
65 #######################################################################
66 #
67 # Check that we are running on a full-system arm simulator
68
69 if not buildEnv['TARGET_ISA'] == "arm":
70     fatal("Expected TARGET_ISA == arm");
71     
72 #######################################################################
73 #
74 # Set up basic configuration options 
75
76 parser = optparse.OptionParser()
77 parser.add_option("--kernel", action="store", type="string")
78 parser.add_option("--ramdisk", action="store", type="string") 
79 parser.add_option("-n", "--num_cpus", type="int", default=1)
80 parser.add_option("--cpu-type", type="choice", default="atomic",
81                   choices = ["atomic", "arm_detailed"],
82                   help = "type of cpu to run with")
83 parser.add_option("--caches", action="store_true")
84 parser.add_option("--l2cache", action="store_true")
85 parser.add_option("--l1d_size", type="string", default="64kB")
86 parser.add_option("--l1i_size", type="string", default="32kB")
87 parser.add_option("--l2_size", type="string", default="2MB")
88 parser.add_option("--l3_size", type="string", default="16MB")
89 parser.add_option("--l1d_assoc", type="int", default=2)
90 parser.add_option("--l1i_assoc", type="int", default=2)
91 parser.add_option("--l2_assoc", type="int", default=8)
92 parser.add_option("--l3_assoc", type="int", default=16)
93 parser.add_option("--cacheline_size", type="int", default=64)
94 parser.add_option("--loglevel", type="int", default=4)
95 (options, args) = parser.parse_args()
96     
97 #######################################################################
98 #
99 # Create simulated machine.
100
101
102 (CPUClass, mem_mode, FutureClass) = setCPUClass(options)
103
104 system = ArmSystem()
105
106 #kernel to boot
107 system.kernel = options.kernel
108
109
110 #memory system
111 system.iobus = NoncoherentBus()
112 system.membus = MemBus()
113 system.membus.badaddr_responder.warn_access = "warn"
114
115 system.bridge = Bridge(delay='50ns')
116 system.bridge.master = system.iobus.slave
117 system.bridge.slave = system.membus.master
118
119 system.physmem = SimpleMemory(range = AddrRange('256MB'),conf_table_reported = True)
120
121 system.mem_mode = mem_mode
122 #load ramdisk at specific location (256MB = @0x10000000)
123 #system.ramdisk = SimpleMemory(range = AddrRange(Addr('256MB'), size = '256MB'), file=options.ramdisk)
124 #system.ramdisk.port = system.membus.master
125
126 #CPU(s)
127 CPUClass.clock = "1GHz"
128 system.cpu = [CPUClass(cpu_id=i) for i in xrange(options.num_cpus)]
129
130 #machine type
131 system.realview = VExpress_EMM()
132
133 #setup bootloader
134 system.realview.nvmem = SimpleMemory(range = AddrRange(Addr('2GB'), size = '64MB'), zero = True)
135 system.realview.nvmem.port = system.membus.master
136 # System boot loader is now given relative to source directory
137 system.boot_loader = ('%s/tools/arm_gem5/boot.arm' % bfsrcdir)
138 #system.boot_loader_mem = system.realview.nvmem
139 #system.realview.setupBootLoader(system.membus, system, '../tools/arm_gem5/boot.arm')
140 system.gic_cpu_addr = system.realview.gic.cpu_addr
141 system.flags_addr = system.realview.realview_io.pio_addr + 0x30
142
143 boot_flags = 'rw loglevel=%s' % (options.loglevel)
144 system.boot_osflags = boot_flags
145
146 system.realview.attachOnChipIO(system.membus, system.bridge)
147 system.realview.attachIO(system.iobus)
148 system.intrctrl = IntrControl()
149 system.terminal = Terminal()
150 system.vncserver = VncServer()
151
152 system.physmem.port = system.membus.master
153
154
155 system.system_port = system.membus.slave
156
157 #Caches
158 if options.caches or options.l2cache:
159     system.iocache = IOCache(addr_ranges=[system.physmem.range])
160     system.iocache.cpu_side = system.iobus.master
161     system.iocache.mem_side = system.membus.slave
162 else:
163     system.iobridge = Bridge(delay='50ns',
164                                ranges = [system.physmem.range])
165     system.iobridge.slave = system.iobus.master
166     system.iobridge.master = system.membus.slave
167     
168 CacheConfig.config_cache(options, system)
169
170 #######################################################################
171 #
172 # Start simulation
173
174 root = Root(full_system=True, system=system)
175 m5.instantiate()
176
177 print '..... STARTING SIMULATION'
178
179 exit_event = m5.simulate()
180 exit_cause = exit_event.getCause()
181
182 print 'Exiting @ tick %i because %s' % (m5.curTick(), exit_cause)